第11章-时序逻辑电路-11.3十进制计数器_十进制计数器的工作原理

1.十进制计数器的时序波形图

11.3十进制计数器电工学_中国大学MOOC(慕课)​www.icourse163.org/learn/HIT-1001998009?tid=1450281455#/learn/content?type=detail&id=1214534803&cid=1218378288&replay=true

2.十进制计数器逻辑图

知识点概述：1、十进制计数器，是指用二进制编码来表示十进制数字来实现计数过程的计数器2、十进制计数器有异步计数器、同步计数器两种方式3、本节介绍电路的构成、工作过程、分析方法（第3讲 十进制计数器）3.1十进制计数器

3.10进制计数器电路

1、十进制计数器，是指用二进制编码来表示十进制数字来实现计数过程的计数器。2、十进制计数器有异步计数器、同步计数器两种方式。3、异步十进制加法计数器：

4.十进制计数器逻辑功能测试电路图

异步十进制加法计数器（1）这个电路由4个JK触发器构成，触发器间的连线比二进制计数器的连线复杂并且4个触发器的时钟脉冲不是来源于同一个脉冲信号，因此它是一个异步计数器（2）为了便于分析电路对输入脉冲计数的情况，我们先分析组成计数器的每个触发器的动作特点和动作条件。

5.十进制度计数器电路设计

1） FF0FF_{0} 触发器，其输入信号 J0J_{0} =1， K0K_{0} =1，2） FF1FF_{1} 触发器，其输入信号 J1J_{1} = Q3¯\bar{Q_{3}} ， K1K_{1}

6.数字电路十进制计数器

=1，3） FF2FF_{2} 触发器，其输入信号 J2J_{2} = 1， K2K_{2} =1，4） FF3FF_{3} 触发器，其输入信号 J3J_{3} = Q2Q1Q_{2}Q_{1} ，

7.十进制计数器电路设计

K3K_{3} =1，5）计数脉冲从 FF0FF_{0} 的CP输入，计数器输出端的状态为 Q3Q2Q1Q0Q_{3}Q_{2}Q_{1}Q_{0}

8.十进制计数器工作原理是什么

异步十进制加法计数器逻辑函数6）假设电路的初始状态为0000，在输出端确定的情况下，则输入也就定下来了

9.十进制计数器设计原理

初始状态为0000，当第一个计数脉冲下降沿到来前7）当第一个计数脉冲下降沿到来时， FF0FF_{0} 的J端和K端都为1， FF0FF_{0} 的状态由0跳变为1，由于此时其余触发器并没有得到触发脉冲的下降沿信号，因此

10.十进制计数器逻辑电路图

FF1FF_{1} 、 FF2FF_{2} 、 FF3FF_{3} 的触发器状态不变8）第一个计数脉冲下降沿过后，输出为0001这样，对于下一个计数脉冲到来之前，各触发器的输入也就确定下来了9）第二个计数脉冲下降沿到来时， 。

Q0Q_{0} 从1跳到0，这个信号是 FF1FF_{1} 的时钟脉冲，并且是一个下降沿， FF1FF_{1} 的输入 J1J_{1} =1， K1K_{1} =1，此时 Q1Q_{1} 由0翻转为1 。

FF2FF_{2} 、 FF3FF_{3} 的触发器状态不变，即第二个脉冲过后，计数器的状态为0010这样，对于下一个脉冲到来之前，各触发器的控制状态也确定下来了10）以此方法继续分析可得，每来一个计数脉冲，计数器的输出按二进制加法的方式进行计数。

总结：从状态转换表可知，第9个计数脉冲后，计数器输出为1001，按照相同的分析方法，在第10个计数脉冲过后，计数器的输出又回到了0000，完成了一个完整的计数循环因此，其最大计数容量为10，所以他是一个十进制计数器。

异步十进制加法计数器状态分析（3）十进制加法计数器波形图

十进制加法计数器波形图4、同步十进制计数器（1）同步十进制加法计数器

同步十进制加法计数器电路图电路由4个JK触发器构成，并且他们的时钟脉冲是同一脉冲，所以是同步计数器（2）分析在计数脉冲的作用下，计数器的输出端状态变化的情况，仿照异步十进制计数器的分析方法，首先写出各触发器JK输入端与相关触发器输出端的关系。

假设计数器的初始状态为0000，此时各触发器的输入也就定下来了：

异步十进制加法计数器逻辑函数即第一个脉冲到来时，只有 FF0FF_{0} 的触发器翻转， Q0Q_{0} =1，计数器的输出变为0001，故在下一个脉冲到来之前，各触发器JK端的控制状态也确定下来了依据此方法继续推导，即可得出下表。

同步十进制加法计数器状态分析表（3）从状态表可得，此计数器是按二进制加法的方式进行计数的，在经过10个脉冲过后完成了一个计数循环，因此这是一个十进制的加法计数器。（4）十进制加法计数器输出波形图

十进制加法计数器输出波形图