常规项目PCB板及外包设计的浅见（pcb project）

立题简介：内容：常规项目PCB板及外包设计的部分见解；来源：实际得出；作用：常规项目PCB板及外包设计的部分见解；仿真环境：Cadence 16.6；日期：2019-04-04；=====================分割线========================

立题详解：本次介绍“常规项目PCB板及外包设计的部分见解”，如有冒昧，敬请见谅；在现今而言，普遍分为3类：“单层板”、“双层板”和“多层板”（4层以上）；现在的本次介绍环境为“Cadence 16.6”；

现今对PCB布板要求越来越高，鉴于“开发进度”、“项目需求”、“市场需求”等等因素，对专业的PCB布板已经有专门的“PCB Layout工程师”，大部分为画板很多年的工程师，经验丰富、对高速信号把控很好、画板效率高；

1、实例1个人曾接触到一位画板10多年的PCB Layout工程师，画板能力很强，对PCB布局、布线、高速线排布、线宽、EMC/EMI走线把控都有自己的见解，是目前见过画板能力最强的，没有之一；同时，现在也有专门的“PCB Layout外包公司”，但这部分比较考验社会资源、个人运气等等因素，即便是大型的PCB Layout公司，负责你这个项目的主管不一定真正经验丰富；即使负责的主管经验丰富，负责绘制你这个项目的人不一定经验丰富；

曾经公司外包过2块板给一家大型的PCB Layout外包公司，具体哪家就不细说了，行业内算是知名度很高的；然而，问题很严重：i）、其中一块，在我们提供完核心参考的电路上，绘制外围线路，居然耗费近一个星期时间，最后brd问题严重，铜皮避让、安全距离、电源线宽等等均不符合要求，甚至所出Demo V1.0的Gerber中，“动态铜皮”未设置为“smooth避让”，导致“top层”、“bot层”等众多线路均被“动态铜吃掉”，变成“一整快铜皮”；若是未在“CAM 350中人为检查”，所做的PCB板必定是废板，其中的制作成本、人力成本还可接受，但其中的项目延迟成本将是毁灭性的；

ii）、另一块，线路并不复杂，元器件很空，但外包公司发回的brd文件中，擅自修改了我们队过孔的尺寸要求，把“信号过孔8/18mil”强行改成到了“16/30mil”及其他非标准过孔，最后出具Gerber文件时，导致“器件丝印位号”被“大过孔”直接洞穿，无法识别，最后耗费大量时间进行改版、修正；

iii）、总结：一块外发板，来回的沟通成本、时间成本、做废的投入成本、后续的维护成本等等因素，使用外包是很大的一个隐患，同时外包的计价成本很高，普遍价格都能达到“1~3元/pin”，尤其对含有BGA封装的PCB板而言，一块芯片动辄几百上千个pin脚，就单颗IC的连线成本就能达到至少“5000元+”，并且还不能保证是否满足需求；

外包的大部分弥补方案只是“免费改一版”，然而，这对项目而言，是致命的，时间成本、制作成本、项目成本均由这一失误造成重大损失；意见：对“PCB Layout”而言，若非千真万确不得已，时间delay确认超过10天以上

，切忌找外包公司绘制，否则，后续的维护成本将远远高于你的预估，切记切记；2、实例2到目前为止，接触的多为硬件项目，出现过很多意料之外的事，软件项目也一样，并非带有色眼镜看问题，对现今流行的外包，模式还是很喜欢的，但不得不说，其需要有一定的成立条件，个人认为至少有4点：难度很低、风险在把控范围内、即使失效，对项目影响不大、有PLAN B；具体如下：

i）、难度低：在此基础上，才能保证出外包方出现问题，甲方可在最短时间内检测出来，并进行check，减小沟通成本、时间成本；ii）、风险在把控范围内：在此基础上，能保证出现风险，其后果在可控范围内；iii）、即使失效，对项目影响不大：

在此基础上，能保证在WCCA情况下，项目仍能有效推进；iv）、有PLAN B：在此基础上，其已经到“最极限的情况”，即“即使放弃本方案”，仍有“替代方案”，可保证项目有效推进，不至于导致项目delay；

3、实例3首先，外包方返回brd文件：

如上所示，器件的“丝印silkscreen”被过孔洞穿，所做出PCB板无法识别器件所对应位号，在后期维护与修复PCB板时，维修组同事浪费大量时间来查询位号，极大延缓了对Demo V1.0的调试进度；然后，

修改后brd文件：